logo
더 많은 제품
회사 소개
China SHANGHAI FAMOUS TRADE CO.,LTD
China SHANGHAI FAMOUS TRADE CO.,LTD

SHANGHAI FAMOUS TRADE CO.,LTD

상해 고명한 무역 CO., 주식 회사는 중국 제일 시인 상해 시에서 위치를 알아냅니다, 우리 공장은 2014년에 우시 시에서 설립되고. 우리는 전자공학, 광학, 광전자공학 및 다른 많은 분야에서 널리 이용되는 웨이퍼, 기질 및 custiomized 광학 유리 parts.components로 다양한 물자 가공을 전문화합니다. 우리는 또한 많은 국내를 바싹 사용하고 있습니다 그리고 해외 대학, 연구소 및 회사는 그들의 연구 및 개발 프로젝트를, 주문을 받아서 만들어진 제품과 서비스를 제공합니다. 우리의 좋은 reputatiaons 옆에 우리의 모든 고객을 가진 협력의 좋은 관계 유지에 우리의 시각입니다....
회사 뉴스
에 대한 최신 회사 뉴스 반도체 제조의 주요 원자재: 웨이퍼 기판의 종류
2025/08/20
반도체 제조의 주요 원자재: 웨이퍼 기판의 종류             웨이퍼 기판은 반도체 장치의 물리적 운반자로 작용하며, 그들의 재료 특성은 장치 성능, 비용 및 응용 범위에 직접 영향을 미칩니다.아래에는 웨이퍼 기판의 주요 유형과 각각의 장단점이 있습니다.:     1실리콘 (Si)   시장 점유율: 세계 반도체 시장의 95% 이상을 지배합니다.   장점: 저비용: 풍부한 원료 (실리콘 이산화) 와 성숙한 제조 프로세스는 상당한 규모 경제를 가능하게합니다. 높은 프로세스 호환성: 고도로 성숙한 CMOS 기술은 나노 규모 제조 (예를 들어, 3nm 노드) 를 지원합니다. 우수한 크리스탈 품질: 큰 크기의 (12 인치 기본, 18 인치 개발 중) 결함이 낮은 단일 크리스탈을 생산 할 수 있습니다. 안정적 인 기계적 특성: 잘라, 닦아, 가공 하기 쉽다. - 네 단점: 좁은 대역 간격 (1.12 eV): 높은 온도에서 높은 누출 전류, 전력 장치의 효율을 제한합니다. 간접 대역 간격: 광전자 장치 (예를 들어, LED, 레이저) 에 적합하지 않은 매우 낮은 빛 방출 효율. 제한된 전자 이동성: 복합 반도체에 비해 낮은 고주파 성능. - 네   ZMSH의 실리콘 웨이퍼       2갈륨 아르세네이드 (GaAs)   응용 분야: 고주파 RF 장치 (5G/6G), 광전자 장치 (레이저, 태양 전지).   장점: 높은 전자 이동성 (실리콘의 56 ×): 고속, 고 주파수 응용 프로그램 (mmWave 통신) 에 이상적입니다. 직접 대역 간격 (1.42 eV): 적외선 레이저와 LED의 기초를 형성하는 효율적인 광전력 변환. 열/방사 저항성: 항공 및 고온 환경에 적합합니다.   단점: 고비용: 복잡한 결정 성장과 함께 희귀한 재료 (변형에 유의); 웨이퍼 크기는 작습니다 (6 인치 기본). 기계적 부서지기성: 분해되기 쉽기 때문에 가공 생산량이 낮습니다. 독성: 아르센을 처리하는 데 엄격한 통제가 필요합니다. - 네   ZMSH의 GaAs 웨이퍼       3. 실리콘 카비드 (SiC)   응용 분야: 고온/고압 전력 장치 (EV 인버터, 충전 스틸), 항공우주.   장점: 넓은 대역 간격 (3.26 eV): 높은 전압 (분해장 강도 10 × 실리콘) 에 견딜 수 있으며 200 °C 이상에서 작동합니다. 높은 열전도 (실리콘의 3배): 효율적인 열분 dissipating 시스템 전력 밀도를 향상시킵니다. 낮은 전환 손실: 전력 변환 효율을 향상시킵니다.   단점: 도전적인 기질 준비: 느린 결정 성장 (> 1 주) 및 어려운 결함 관리 (미크로튜브, 굴절); 비용 5 10 × 실리콘. 작은 웨이퍼 사이즈: 메인스트림 4~6인치; 8인치 개발이 진행중이다. 가공 이 어렵다: 높은 경직성 (Mohs 9.5) 으로 인해 절단 및 닦는 데 시간이 많이 소요 된다. - 네   ZMSH의 SiC 웨이퍼       4갈륨 나이트라이드 (GaN)   응용 분야: 고주파 전력 장치 (빠른 충전기, 5G 기지국), 파란색 LED/레이저.   장점: 초고전자 이동성 + 넓은 대역 간격 (3.4 eV): 고주파 (>100 GHz) 및 고전압 특성을 결합합니다. 낮은 저항: 장치의 전력 소비를 줄입니다. 이질적 인 에피타시 호환성: 종종 저렴한 비용을 위해 실리콘, 사파이어 또는 SiC 기판에서 재배됩니다. - 네 단점: 대용량 결정 성장의 어려움: 메인스트림은 격자 불일치로 인한 결함으로 이질적인 부각에 의존합니다. 고비용: 자부족 GaN 기판은 비싸다 (2인치 웨이퍼는 수천 달러가 소요될 수 있다). 신뢰성 과제: 현재 붕괴 효과는 최적화를 요구합니다.   ZMSH의 GaN 웨이퍼       5. 포스포스 인디움 (InP)   응용 분야: 고속 광전자 (레이저, 탐지기), 테라헤르츠 장치.   장점: 초고전자 이동성: 100GHz 이상의 고주파 동작을 지원합니다. 파장 매칭과 직접 대역 간격: 1.3~1.55μm 광섬유 통신에 중요합니다.   단점: 깨지기 쉽고 높은 비용: 기판 가격은 실리콘보다 100배 이상이며 웨이퍼 크기는 작습니다. - 네 ZMSH의InP웨이퍼       6사피르 (Al2O3)   응용 분야: LED 조명 (GaN 대동 자재), 소비자 전자 제품 덮개.   장점: 낮은 비용: SiC/GaN 기판보다 저렴합니다. 화학적 안정성: 부식 저항성 및 단열성 투명성: 수직 구조 LED에 적합합니다.   단점: 라티스 GaN (> 13%) 와의 불일치: 부피 결함을 줄이기 위해 버퍼 층이 필요합니다. 열전도 저하 (실리콘의 1/20): 고전력 LED의 성능을 제한합니다.   ZMSH의사피라웨이퍼       7. 알루미늄 산화물/세라믹 서브스트라트 (예: AlN, BeO)   응용분야: 고전력 모듈용 열 분산 기판   장점: 단열 + 높은 열 전도성 (AlN: 170 ∼230 W/m·K)   단점: 단일 결정이 아닌 장치: 직접 성장 할 수 없습니다. 포장 기판으로만 사용됩니다.     ZMSH의 알루미나 세라믹 기판       8. 특화된 기판   SOI (실리콘 온 아이솔레이터): 구조: 실리콘/실리콘 이산화/실리콘 샌드위치- 네 장점: 기생충 용량, 방사선 경화 및 누출 전류 (RF, MEMS에서 사용됩니다) 를 감소시킵니다. 단점: 대량 실리콘보다 30~50% 더 높은 비용. 쿼츠 (SiO2)사진 마스크, MEMS에 사용되는데, 열에 내성이 있지만 부서지기 쉽죠. 다이아몬드:극심한 열 분비를 위해 개발 중인 최고 열 전도성 (>2000 W/m·K)   ZMSH의 SOI 웨이퍼, 쿼츠 웨이퍼, 다이아몬드 기판       요약 비교 표     기판 갱격 에너지 (eV) 전자 이동성 (cm2/Vs) 열전도 (W/mK) 주류 크기 핵심 애플리케이션 비용 네 1.12 1,500 150 12인치 논리/저장 칩 가장 낮은 가A 1.42 8,500 55 4~6인치 RF/광전자 장치 높은 SiC 3.26 900 490 6인치 (8인치 연구개발) 전력장치/전기차 매우 높습니다. GaN 3.4 2,000 130~170 4~6인치 (Heteroepitaxy) 빠른 충전/RF/LED 높은 (Heteroepitaxy, 등) InP 1.35 5,400 70 4~6인치 광통신/테라헤르츠 매우 높습니다. 사피르 9.9 (열대) - 40 4~8인치 LED 기판 낮은     선택 을 위한 핵심 요인   성능 요구 사항: 고주파 애플리케이션은 GaAs/InP를 선호합니다. 고전압/고온 애플리케이션에는 SiC가 필요합니다. 광전자는 GaAs/InP/GaN을 선호합니다. 비용 제한: 소비자 전자제품은 실리콘을 우선시하고 고급 분야는 SiC/GaN에 대한 프리미엄 가격을 허용합니다. 통합 복잡성: 실리콘 CMOS 호환성은 견줄 수 없습니다. 열관리: 고전력 기기는 SiC 또는 다이아몬드 기반의 GaN를 우선적으로 사용합니다. 공급망 성숙기: 실리콘 > 사파이어 > 가아스 > SiC > GaN > InP     미래 경향   이질적인 통합 (예를 들어, 실리콘에 GaN, GaN에 SiC) 은 성능과 비용을 균형을 이루며 5G, 전기차 및 양자 컴퓨팅의 발전을 촉진합니다.     ZMSH의 서비스 - 네 통합 제조 및 반도체 재료 무역 종합 서비스 제공자로서 우리는 웨이퍼 기판 (Si/GaAs/SiC/GaN 등) 에서 전체 제품 공급망 솔루션을 제공합니다.광 저항 물질 및 CMP 닦기 재료. 자발적으로 개발된 생산 기반과 세계화된 공급망 네트워크를 활용하여우리는 신속한 대응 능력과 전문적인 기술 지원을 결합하여 안정적인 공급망 운영과 기술 혁신을 달성하는 고객에게 힘을 실어줍니다..      
더 읽기
에 대한 최신 회사 뉴스 대형 레이저 컷 장비: 미래 8인치 SiC 웨이퍼 생산의 핵심 기술
2025/08/13
대형 레이저 컷 장비: 미래 8인치 SiC 웨이퍼 생산의 핵심 기술       실리콘 카비드 (SiC) 는 국가 방위 안보에 중요한 기술일 뿐만 아니라 세계 자동차 및 에너지 산업의 핵심 분야이기도 합니다.SiC 단결 결정 물질의 초기 처리 단계로, 웨이퍼 컷 품질은 근본적으로 후속 희석 및 닦기 성능을 결정합니다.파열율과 제조비용 증가따라서 표면 균열 손상을 조절하는 것은 SiC 장치 제조 기술을 발전시키는 데 매우 중요합니다.     ZMSH의 웨이퍼 희석 장비     현재 SiC 진흙으로 만든 진흙은 두 가지 주요 과제를 직면하고 있습니다.   전통적인 멀티 와이어 톱에서 높은 재료 손실 비율.SiC의 극심한 단단성과 부서지기 때문에 절단/밀기/폴리싱 프로세스는 심각한 변형 및 균열 문제를 겪습니다.인피니온 자료에 따르면 전통적인 다이아몬드 와이어 톱링은 썰기 동안 재료 활용률이 50%에 불과합니다., 총 손실은 닦은 후 75% (와이퍼당 ~ 250μm) 에 달합니다. 길게 처리되는 순환과 낮은 처리량국제 생산 통계에 따르면 10,000개의 웨이퍼는 ~273일 연속 작동을 필요로 한다.시장 수요를 충족시키는 것은 높은 표면 거칠성 및 심각한 오염 (슬러리 폐기물) 으로 고통받는 동시에 대규모 철사용 배포가 필요합니다., 폐수).   이러한 과제를 해결하기 위해, 얀징 대학교의 시앙치안 시우 교수팀은 물질 손실을 크게 줄이고 생산성을 향상시키는 대용량 레이저 다이싱 장비를 개발했습니다.20mm의 SiC 잉크를 위해레이저 기술 은 철자 톱에 비해 양을 두 배로 증가시킵니다. 또한 레이저 절단 웨이퍼는 우수한 기하학적 특성을 나타내며 200μm 두께를 추가로 양을 증가시킵니다.         이 프로젝트의 경쟁적 장점은 다음과 같습니다. 4~6인치 반 단열 SiC 웨이퍼 컷/선화 프로토타입 개발 완료 6 "전도성 SiC 진구 조각을 달성 현재 진행 중인 8인치 링고트 컷 검증 처리 시간이 50% 짧아지고 연간 처리량이 높으며 웨이퍼 당 재료 손실이
더 읽기
에 대한 최신 회사 뉴스 웨이퍼 레벨 패키징(WLP)의 종합 개요: 기술, 통합, 개발 및 주요 업체
2025/08/12
WLP (Wafer Level Packaging)의 포괄적 인 개요 : 기술, 통합, 개발 및 주요 플레이어     웨이퍼 레벨 패키징 (WLP) 개요 웨이퍼 레벨 패키징 (WLP)은 모든 중요한 포장 공정의 실행을 특징으로하는 특수한 통합 회로 (IC) 패키징 기술을 나타내며 실리콘 웨이퍼는 그대로 유지되며 개별 칩으로의 다이 싱에 대해 우선합니다. 초기 설계에서 WLP는 모든 입력/출력 (I/O) 연결이 단일 다이 (팬인 구성)의 물리적 경계 내에 완전히 제한되어있어 진정한 칩 스케일 패키지 (CSP) 구조를 달성해야했습니다. 풀 웨이퍼의 이러한 순차적 처리는 팬인 WLP의 기초를 형성합니다.   시스템 통합 관점 에서이 아키텍처의 주요 제약은 다음과 같습니다. 다이 아래의 제한된 공간 내에서 필요한 수의 I/O 연결을 수용합니다. 후속 인쇄 회로 보드 (PCB) 라우팅 설계와의 호환성 보장.   소형화에 대한 끊임없는 수요, 더 높은 운영 빈도 및 비용 절감에 의해 WLP는 기존 포장 솔루션 (예 : 와이어 본딩 또는 플립 칩 상호 연결이 이러한 엄격한 요구 사항을 충족시키지 못할 때 실행 가능한 대안으로 부상했습니다.     팬 아웃 WLP 로의 진화   WLP 환경은 팬 아웃 WLP (FO-WLP)로 분류 된 표준 팬인 구조의 한계를 무시하는 혁신적인 포장 솔루션을 포함하도록 확장되었습니다. 핵심 프로세스에는 다음이 포함됩니다. 다이 임베딩 :싱글 된 다이는 표준 웨이퍼 형태 인자를 갖는 중합체 또는 다른 기판 재료에 배치하여 재구성 된 웨이퍼를 만듭니다. RDL 확장 :인공 웨이퍼는 기존의 웨이퍼와 동일한 포장 공정을 겪습니다. 다이 간격은 말초 기판 영역을 보존하도록 설계되어 원래 다이 풋 프린트를 넘어 전기 상호 연결을 확장하는 팬 아웃 재분배 층 (RDL)이 가능합니다. 이 혁신적인 Dies는 소형화 된 Dies가 물리적 확대없이 표준 WLP Ball-Grid-Array (BGA) 피치와의 호환성을 유지할 수 있도록합니다. 결과적으로, WLP 적용 가능성은 이제 모 놀리 식 실리콘 웨이퍼 너머로 확장되어 하이브리드 웨이퍼 수준의 기판을 포함하여 WLP에 의해 전체적으로 분류된다.   TSVS (Through-Silicon VIAS), 통합 패시브 장치 (IPD), 칩 우선/칩 라이트 팬 아웃 기술, MEMS/센서 포장 및 이기종 프로세서 메모리 통합의 도입으로 다양한 WLP 아키텍처는 상용화를 달성했습니다. 도 1에 도시 된 바와 같이, 스펙트럼은 다음과 같습니다. 저 -I/O 웨이퍼 레벨 칩 스케일 패키지 (WLCSPS) 높은 I/o 밀도, 고 복잡성 팬 아웃 솔루션 이러한 발전은 웨이퍼 수준 포장의 새로운 차원을 잠금 해제했습니다.     그림 1 WLP를 사용한 이종 통합       I. 웨이퍼 수준의 칩 스케일 포장 (WLCSP)     WLCSP는 2000 년경에 나타 났으며, 주로 단일 다이 포장으로 제한되었습니다. 고유 한 설계로 인해 WLCSP는 제한된 다중 성분 통합 기능을 제공합니다. 그림 2는 기본적인 단일 -DIE WLCSP 구조를 보여줍니다.     그림 2 기본 단일 모드       역사적 맥락 WLCSP 이전에, 대부분의 포장 공정 (예 : 그라인딩, 다이 싱, 와이어 본딩)은 기계적이며 치수 후 수행되었습니다 (그림 3).     그림 3 전통적인 포장 공정 흐름       WLCSP는 1960 년대부터 개척 한 IBM 연습 인 웨이퍼 범핑에서 자연스럽게 진화했습니다. 주요 차이점은 전통적인 범핑에 비해 더 큰 피치 솔더 볼을 사용하는 것입니다. 기존 포장과 달리 거의 모든 WLCSP 프로세스는 전체 웨이퍼에서 병렬로 실행됩니다 (그림 4).     그림 4 웨이퍼 레벨 칩 스케일 패키지 (WLCSP) 프로세스 흐름       발전과 도전   소형화 :WLCSP의 직접적인 패키지 접근 방식은 소형 모바일 장치에서 널리 채택 된 가장 작은 상업적으로 실행 가능한 양식 계수를 산출합니다. RDL 통합 :초기 버전은 UBM (Under-Bump Metallization) 및 솔더 볼에만 의존했습니다. 복잡성 상승은 본드 패드로부터 볼 배치를 분리하기 위해 재분배 층 (RDL)이 필요하여 구조적 복잡성을 증가시켰다. 이기종 통합 :혁신은 "Opossum 스타일"스태킹을 가능하게합니다. 1 차 다이 아래에 얇게 썬 2 차 다이 플립 칩은 솔더 볼 갭 내에 정확하게 장착되었습니다 (그림 5).     그림 5 WLCSP, 두 번째 금형은 하단에 설치됩니다.       TSV를 통한 3D 통합 TSV (Through-Silicon Vias)의 출현은 WLCSP의 양면 연결을 용이하게했습니다. TSV 통합은 "비아 우선"및 "통한"접근 방식을 사용하는 반면 WLCSP는 "비아"방법론을 채택합니다. 이것은 다음을 허용합니다. 2 차 다이의 상단 장착 (예 : MEMS의 논리/아날로그 다이 또는 그 반대) (그림 6).     그림 6 WLCSP THER-SILICON VIAS 듀얼 사이드 장착       자동차 CMOS 이미지 센서 (예 : 5.82mm × 5.22mm, 850μm 두께의 BSI 패키지 3 : 1 종면 반원 TSV, 99.27% 실리콘 함량)에서 Chip-on-Board (COB) 포장을 교체했습니다 (그림 7).     도 7 (a) CIS-WLCSP 구조의 3 차원 뷰; (b) CIS-WLCSP의 단면.       신뢰성 및 산업 역학 프로세스 노드가 줄어들고 WLCSP 치수가 증가함에 따라 신뢰성 및 칩 패키지 상호 작용 (CPI) 도전 과제가 강화됩니다. 제조, 취급 및 PCB 어셈블리. 6면 (6S) 보호 : Fan-In M-Series (DECA Technologies에서 라이센스가 부여 된)와 같은 솔루션은 측벽 보호 요구 사항을 주소합니다. 공급망 : Foundries (TSMC, Samsung)와 IDMS (TI, NXP, Stmicroelectronics)가있는 OSAT (ASE/SPIL, AMKOR, JCET)가 지배합니다.   ZMSH는 웨이퍼 레벨 패키징 솔루션의 특수 제공 업체 인 팬인 및 팬 아웃 구성을 포함한 고급 WLP 기술을 제공하여 반도체 응용 프로그램의 증가하는 요구를 충족시킵니다. 우리는 MEM, 센서 및 IoT 장치에 대한 고밀도 상호 연결 및 이종 통합에 대한 전문 지식을 통해 설계에서 볼륨 생산에 이르기까지 엔드 투 엔드 서비스를 제공합니다. 우리의 솔루션은 소형화 및 성능 최적화의 주요 산업 과제를 해결하여 고객이 제품 개발주기를 가속화 할 수 있도록 도와줍니다. Rumping, RDL 형성 및 최종 테스트에 대한 광범위한 경험을 통해 특정 응용 프로그램 요구 사항에 맞게 조정 된 신뢰할 수 있고 비용 효율적인 패키징 솔루션을 제공합니다.            
더 읽기