| 브랜드 이름: | ZMSH |
| 모델 번호: | 소이웨이퍼 |
| MOQ: | 25 |
| 가격: | Fluctuates with market |
| 배달 시간: | 2~4주 |
| 지불 조건: | 티/티 |
제품정보
SOI(Silicon-on-Insulator)는 3개 층으로 구성된 "샌드위치" 구조 웨이퍼입니다. 상부 Si/장치 층이라고도 알려진 상부 실리콘 층은 트랜지스터를 제조하는 데 사용됩니다. 중간층은 전기적 절연을 제공하는 Buried Oxide(BOX)입니다. 바닥층은 실리콘 지지 기판(핸들/기판 웨이퍼)입니다.
기존 벌크 Si 웨이퍼와 비교하여 SOI 웨이퍼는 완전한 유전체 절연 기능을 갖추고 있어 기생 용량 및 누설 전류가 더 낮고 래치업 내성이 더 강하며 방사선 저항이 개선되고 전력 소비가 더 낮습니다. 결과적으로 SOI는 RF 프런트 엔드 장치, 전력 장치, FD-SOI 논리 프로세스, 포토닉스, MEMS 및 기타 고급 반도체 응용 분야의 핵심 기판 소재입니다.
![]()
![]()
의 핵심 목표SOI 웨이퍼 제조절연층 위에 정밀하게 제어된 두께, 벌크 실리콘에 필적하는 결정 품질, 원자 수준의 평탄도에 가까운 매우 매끄러운 표면을 갖춘 단결정 실리콘 박막을 얻는 것입니다.
구체적으로 이 프로세스는 다음을 목표로 합니다.
①Device 레이어와 BOX 레이어의 두께를 정밀하게 제어, 나노미터 수준의 두께 균일성을 갖습니다. FD-SOI의 경우 상단 실리콘 층은 일반적으로 다음 정도의 두께 균일성을 요구합니다.±0.5nm.
②상부 실리콘층에서 높은 단결정 품질 유지, 낮은 전위 밀도, 긴 소수 캐리어 수명 및 HDD와 같은 잔류 격자 손상이 없습니다.
③BOX 레이어에서 높은 항복 강도, 낮은 누설 전류 및 낮은 인터페이스 상태 밀도 달성, 전기장 강도는 다음과 같습니다.>10MV/cm.
④빈 공간이 없는 결합 인터페이스 보장, 국부적인 박리 위험 없이 장치 요구 사항을 충족하는 장기적인 신뢰성을 제공합니다.
⑤표면 입자, 금속 오염, 표면 거칠기를 확인하세요.청결 및 품질 요구 사항을 충족합니다.IC급 반도체 애플리케이션.
![]()
주류 SOI 제조 경로 비교
| 기술 루트 | 원칙 | 주요 특징 |
| Smart Cut™(이온컷) | 실리콘 웨이퍼에 수소 이온을 주입하여 약화된 층을 형성합니다. 웨이퍼 본딩 후 열 어닐링을 통해 주입된 층이 분할되어 원하는 상단 실리콘 층 두께가 형성됩니다. | 주류 산업 기술, Soitec 특허에 따라 라이센스가 부여되었습니다. 정밀한 두께 제어, 웨이퍼 재사용/재활용 능력, 높은 생산 효율성을 제공합니다. |
| BESOI(보세 및 에치백 SOI) | 실리콘 웨이퍼에 고용량 산소 이온을 주입한 후 초고온 어닐링을 통해 실리콘 내에 매립 산화물층(BOX)을 형성합니다. | 상대적으로 간단한 공정으로 전력 장치 및 두꺼운 상부 실리콘 층이 필요한 기타 애플리케이션에 적합>1μm그러나 초박형 상부 실리콘 층의 경우 높은 두께 균일성을 달성하는 것이 더 어려워집니다. |
| SIMOX (이식된 산소에 의한 분리) |
실리콘 웨이퍼에 고용량 산소 이온을 주입한 후 초고온 어닐링을 통해 실리콘 내에 매립 산화물층(BOX)을 형성합니다. | 우수한 BOX 균일성을 제공하지만 매우 높은 이식 선량(약 101⁸ cm⁻²)이 필요하므로 제조 비용이 더 많이 들고 달성 가능한 BOX 두께에는 제한이 있습니다. |
| 엘트란 (에피택시층 전사) |
실리콘 에피택셜 층은 다공성 실리콘 위에 성장한 후 기상 산화 및 층 분리와 같은 공정을 통해 전사됩니다. | 효과적인 자체 정지 레이어 분리 메커니즘을 제공하지만 주류 SOI 시장에서 크게 철수했습니다. |
상세한 Smart Cut™ 공정 흐름
프로세스 개요:
반입 실리콘 웨이퍼 검사 → RCA 세정 → 열산화(BOX) → 수소 이온 주입 → 세정/표면 활성화 → 웨이퍼 본딩 → 분할 어닐링 → 탈수소화 어닐링 → 거친 연삭/박화 → CMP 마감 → 희생 산화 + 화학적 연마 → 검사 및 분류 → 최종 세정 및 포장![]()
![]()
1단계 | 들어오는 웨이퍼 검사 및 RCA 청소
공정 목표: 실리콘 웨이퍼 표면에서 입자, 유기 오염물질, 금속 이온 및 자연 산화물 층을 제거하여 후속 산화 및 웨이퍼 결합을 위해 깨끗하고 친수성(수산기 종결) 표면을 얻는 것입니다.
주요 프로세스:
SC-1 (파티클 및 유기물 제거용 NH₄OH/H2O2/DI)
→ DHF (자연 산화물 제거를 위해 HF를 희석)
→ SC-2(금속 오염물질 제거용 HCl/H2O2/DI)
→ 오버플로우 헹굼 + 느린 헹굼 건조(SRD)
생산장비:
완전 자동화된 8인치/12인치 배치 습식 세정 시스템(Wet Bench), SDI 및 TEL 시스템과 같은 단일 웨이퍼 세정 시스템, 메가소닉 보조 세정 시스템 및 SRD 건조기.
재료 및 공정 화학물질:
전자 등급 NH₄OH, H2O2, HCl 및 HF; 초순수 탈이온수(DIW, 저항률 18.2MΩ·cm); 및 고순도 N₂.
![]()
2단계 | BOX 성장을 위한 열산화
프로세스 목표:
최종 SOI 웨이퍼의 매립 산화물(BOX) 층 역할을 하는 시드/도너 웨이퍼 표면에 고품질 열산화층을 성장시킵니다. 일반적인 두께 범위는 다음과 같습니다.25nm ~ 3μm, 응용 프로그램에 따라 다릅니다. 예를 들어, 일부 RF 장치는 일반적으로 상대적으로 두꺼운 BOX 층과 결합된 저저항 기판을 사용합니다.
산화물 밀도, 계면 상태 특성 및 두께 균일성은 BOX 층의 전기 절연 및 파괴 성능에 직접적인 영향을 미칩니다.
주요 프로세스:
건식-습식-건식 열 산화 순서를 사용할 수 있습니다. 일반적으로1000~1150°C. 더 높은 사양의 제품의 경우, 더 조밀한 산화물 층과 향상된 인터페이스 품질을 얻기 위해 확장된 건식 산화를 사용할 수 있습니다.
생산 설비:
수직 산화로, 수평 확산로 및 RTP 급속 열 산화 시스템(RTO).
재료 및 공정 가스:
고순도 O2(≥99.999%), 연소실을 통한 습식 산화 생성을 위한 H2, 불활성 분위기용 고순도 N2/Ar, 석영로 튜브 및 SiC 웨이퍼 보트.
![]()
3단계 | 수소이온 주입 - Smart Cut™의 핵심
프로세스 목표:
H⁺와 같은 수소 이온 또는 결합된 H2⁺/He⁺ 이온은 산화층을 통해 제어된 깊이로 실리콘에 주입되어 미세 공동 또는 약화층을 형성합니다. 이 깊이는 SOI 장치 레이어의 최종 두께에 해당합니다.
일반적인 주입 에너지 범위는 다음과 같습니다.10~200keV, 이식 선량은 대략2×101⁶–8×101⁶ 이온/cm². 주입 에너지와 선량은 전사된 층의 두께와 최종 표면 품질에 영향을 미칩니다.
주요 제어:
생산 설비:
고에너지/고전류 이온 주입기.
재료 및 구성요소:
해리 및 이온화를 위한 고순도 H2 가스, SiC/흑연 차폐 부품 및 패러데이 컵 어셈블리.
![]()
4단계 | 표면 청소 및 플라즈마 활성화
프로세스 목표:
이온 주입 후 웨이퍼 표면을 세척하여 오염 물질을 제거합니다. 그런 다음 주입 표면과 핸들 웨이퍼 표면을 플라즈마 활성화(일반적으로 N2/O2/Ar 플라즈마를 사용)하여 표면 수산기 밀도를 높이고 결합 능력을 향상시켜 상온에서 충분한 초기 결합 강도를 가능하게 합니다.
생산 설비:
단일 웨이퍼 세정 시스템과 함께 RF 플라즈마 챔버와 본딩 챔버를 통합한 플라즈마 활성화 및 웨이퍼 본딩 시스템입니다.
재료 및 공정 가스:
고순도 N2, O2 및 Ar 공정 가스, DIW 및 전용 세척 화학물질.
5단계 | 웨이퍼 본딩
프로세스 목표:
산화물/주입된 표면이 아래쪽을 향하도록 활성화된 시드/도너 웨이퍼는 제어된 분위기에서 정렬되어 핸들 웨이퍼와 접촉하게 됩니다. 반데르발스 힘과 수소 결합으로 인해 상온 직접 결합(Direct Bonding/SDB)이 가능해졌습니다. 결합 인터페이스에서는 거시적인 보이드를 피해야 합니다.
주요 제어:
생산 설비:
완전 자동화된 클러스터형 웨이퍼 본딩 시스템입니다.
재료 및 공정 가스:
고순도 N₂ 및 DIW.
![]()
![]()
6단계 | 분할 어닐링 및 탈수소화 어닐링
프로세스 목표:
① 분할 어닐링: 일반적으로 다음에서 수행됩니다.400~600°C. 주입된 미세 공동 내에서 수소 압력이 증가하면 균열이 전파되어 시드/도너 웨이퍼가 미리 정의된 약화된 층을 따라 분할됩니다. 생성된 분할 표면은 일반적으로 나노미터 규모의 거칠기를 나타냅니다.
② 탈수소화 어닐링: 일반적으로 다음에서 수행됩니다.900~1100°CSi-O-Si 결합 인터페이스를 더욱 강화하고 전체 결합 강도를 높이는 동시에 상단 실리콘 층에서 잔류 수소를 제거합니다.
생산 설비:
클러스터 어닐링로, 수직 어닐링로 및 RTP 시스템.
재료 및 공정 가스:
고순도 N2/Ar(미량 O2가 포함된 대기를 사용하는 일부 공정 포함) 석영 보트 및 용광로 튜브.
메모:
분할된 도너 웨이퍼는 후속 연마 후에 재사용할 수 있으며 이는 기존 BESOI에 비해 Smart Cut™ 공정의 중요한 비용 이점 중 하나입니다.
![]()
7단계 | 조박화(BESOI 루트) / 분쇄
프로세스 목표:
Smart Cut™의 경우 상단 실리콘 층의 분할 표면은 일반적으로 나노미터 규모의 표면 변화를 유지하므로 더 큰 표면 불규칙성을 제거하기 위해 다이아몬드 연삭 휠을 사용하는 가벼운 연삭 단계가 먼저 수행됩니다.
BESOI 경로의 경우, 접착된 상단 실리콘 층은 일반적으로 대략적으로 접지됩니다.725μm수 마이크로미터에서 수십 마이크로미터 범위의 목표 두께로 에칭한 후, 더 미세한 두께 제어를 위해 적절한 에칭 방지층을 사용하여 습식 에칭을 수행합니다.
생산설비 :
실리콘 웨이퍼 그라인더; 습식 화학적 희석 시스템도 BESOI 공정에 사용될 수 있습니다.
재료 및 공정 소모품:
BESOI 경로의 에칭 중지 처리를 위한 다이아몬드 연삭 휠, 연삭 슬러리 및 에칭액입니다.
8단계 | CMP - 화학기계연마
프로세스 목표:
CMP는 표면 거칠기를 다음과 같이 줄이면서 상단 실리콘 층을 목표 두께로 추가로 줄이는 데 사용됩니다.RMS < 0.15nm, 글로벌 및 로컬 평면성 요구 사항을 충족하기 위해 1 × 1 µm AFM 스캔을 기반으로 합니다.
이 단계는 우수한 성과를 달성하기 위한 핵심 프로세스 중 하나입니다.장치층 두께 균일성.
주요 컨트롤:
연마 속도 및 선택성
와전류 또는 광학 두께 모니터링과 같은 실시간 종료점 감지
연마패드 상태관리
입자 및 금속 잔류물을 방지하기 위한 CMP 후 세척
![]()
8단계 | CMP - 화학기계연마
프로세스 목표:
CMP는 표면 거칠기를 다음과 같이 줄이면서 상단 실리콘 층을 목표 두께로 추가로 줄이는 데 사용됩니다.RMS < 0.15nm, 글로벌 및 로컬 평면성 요구 사항을 충족하기 위해 1 × 1 µm AFM 스캔을 기반으로 합니다.
이 단계는 우수한 성과를 달성하기 위한 핵심 프로세스 중 하나입니다.장치층 두께 균일성.
주요 컨트롤:
연마 속도 및 선택성
와전류 또는 광학 두께 모니터링과 같은 실시간 종료점 감지
연마패드 상태관리
생산 장비:
CMP 연마 시스템 + CMP 후 스크러버.
재료 및 소모품:
콜로이드 실리카 연마제 및 KOH/아민 기반 pH 조절제를 함유하는 실리콘 연마용 알칼리 실리카 기반 슬러리; 폴리우레탄 연마 패드, DIW 및 패드 컨디셔너(디스크 드레서).
9단계 | 희생산화 및 최종 화학적 연마
프로세스 목표:
CMP 마감된 상부 실리콘 위에 얇은 열 산화층이 성장하여 약10~20nm실리콘. 이를 통해 CMP 과정에서 발생한 표면하 손상(SSD)과 잔류 미세결함을 산화물층으로 전달한 후 HF를 사용해 제거합니다.
일부 제품의 경우 표면 품질을 더욱 향상시키기 위해 추가로 가벼운 Touch Polish/Final Polish를 적용할 수 있습니다.
이 단계는 표면 결함 밀도를 줄이고 최종 웨이퍼 표면 상태를 더욱 개선하는 데 도움이 됩니다.
생산 설비:
산화로/RTO 시스템, 배치 HF 에칭 및 세척 시스템, 단일 웨이퍼 최종 연마 CMP 시스템(옵션).
재료 및 화학물질:
고순도 O2, BOE/HF 완충 식각액, DIW 및 N2.
10단계 | 검사, 어닐링 및 최종 포장
프로세스 목표:
제품 사양에 따라 종합적인 치수, 전기, 표면 품질, 육안 검사를 실시한 후 다음과 같은 제품 분류를 실시합니다.프라임 / 테스트 / 제어검사 결과를 바탕으로 합니다.
최종 세척 후 웨이퍼는 통제된 환경에서 밀봉 및 포장됩니다. 운송 및 보관 중 입자 및 환경 오염 위험을 최소화하기 위해 진공 밀봉 또는 질소 충전 포장을 사용할 수 있습니다.
생산 설비:
다양한 웨이퍼 검사 및 계측 시스템과 클린 워크스테이션 및 자동화된 웨이퍼 박스 로딩 장비를 포함한 클린 패키징 라인이 함께 제공됩니다.
포장 재료:
FOSB, G1000 및 개방형 Empak 시스템 등의 웨이퍼 캐리어, 클린 포장백, 고순도 N2 및 라벨링 소재.
계측 품목 및 장비
| 측정 항목 | 대표적인 방법/장비 | 일반적인 사양 |
| 장치 레이어 / BOX 두께 및 균일성 | 반사 측정 기반 필름 두께 측정기, 타원계(예: Onto, JA Woollam/JSV 등) | 얇은 층: ±0.5 nm; 두꺼운 층: ±1%–±5% |
| 표면 거칠기 | 원자현미경(AFM), 1×1/10×10 µm 스캔 | RMS < 0.15nm(1μm²) |
| 입자(LPD) | 레이저 표면 입자 스캐너(예: KLA SP 시리즈) | 입자 ≥0.09 µm: 웨이퍼당 수십 개 이내 |
| HF 결함/Secco 결함 | HF 에칭 + 현미경/자동 결함 검사, 레이저 현미경 검사 지원 | HF 결함 < 0.05~0.1 /cm² |
| 본딩 보이드/인터페이스 결함 | 주사 음향현미경(SAM/C-SAM), 적외선(IR) 검사 | 감지 가능한 보이드가 없습니다. 감지 한계는 일반적으로 제품 사양에 따라 mm 단위입니다. |
| 금속 오염 | 전반사 X선 형광(TXRF), VPD-ICP-MS, 표면 광전압(SPV) | < 각 요소: <1×101⁰–5×101⁰ at/cm² |
| 결정 결함(전위/HDD/FPD) | Wright/Jenkins 에칭 + 광학 현미경, XRD 로킹 곡선 | EPD < 100 /cm², 제품 등급에 따라 다름 |
| (TTV/활/워프/평탄도) 형상(TTV/보우/워프/평탄도) |
레이저 또는 커패시턴스 기반 웨이퍼 형상 계측 | 보우/워프 < 30–40 µm; TTV < 1~2μm |
| 소수 캐리어 수명(핸들/장치 계층) | 마이크로파 광전도 감쇠(μ-PCD) | 기판 사양에 따라 다릅니다. 고저항성 기판의 경우 일반적으로 >100 µs |
| BOX 항복전압/누설 | CV/IV 구조 테스트(파괴 샘플링) | BOX 항복 전기장 >5–10 MV/cm |
![]()
주요 원자재 및 공정 소모품
| 범주 | 세부 | 순도 / 등급 요구 사항 |
| 기초재료 | 연마된 실리콘 웨이퍼(고저항, 저저항 및 고농도 도핑 등급을 포함한 시드/도너 웨이퍼 및 핸들 웨이퍼) | SEMI 프라임 등급 |
| 공정 가스 | O2, N2, Ar, H2, He(이온주입용) | ≥5N–6N 전자 등급 |
| 습식 화학물질 | NH₄OH, H2O2, HCl, HF/BOE, KOH/TMAH (BESOI 희석용) | SEMI G1~G5 등급, 프로세스 단계에 따라 |
| CMP 소모품 | 실리콘 연마 슬러리(콜로이드 SiO2 연마제), 연마 패드, 패드 컨디셔너 | IC 등급, 낮은 금속 오염 |
| 연삭 소모품 | 다이아몬드 연삭 휠(황삭 연삭), 세라믹 연삭 휠 | 공정에 따라 선정된 입자크기 |
| 초순수 / 기타 | DIW(18.2 MΩ·cm), N2 퍼지, 클린 포장재, 석영/SiC로 부품 | UPW 등급 / 1등급 정화 |
제조 환경 요구 사항
① <br>청결함:CMP, 세척, 검사, 포장은 반드시ISO 클래스 3~4(클래스 1~10)클린룸. 산화, 어닐링 및 이온 주입을 위한 영역은 다음 수준으로 유지되어야 합니다.ISO 클래스 5~6 이상.
② <br>온도 및 습도:주위온도:22±1°C; 계측실을 권장합니다.20±0.5°C향상된 막 두께 측정 정확도를 위해. 상대습도:40%~50%; 사전 접착 영역은 다음에서 권장됩니다.45%±5%안정적인 표면 수산기 상태를 유지합니다.
③ <br>진동제어: CMP, 광학 막 두께 측정 및 AFM 영역은 격리된 기초 또는 진동 차단 조치를 사용해야 하며 다음을 준수해야 합니다.ISO VC 진동 기준장비 제조업체가 지정하여 측정 소음과 연마 관련 표면 패턴을 최소화합니다.
④ <br>UPW&케미칼:초순수(UPW)의 저항률은 다음과 같아야 합니다.25°C에서 18.2MΩ·cm및 목차<5ppb. 전자등급 화학물질은 해당 SEMI 표준에 따라 관리되어야 하며 중앙 집중식 화학물질 관리 및 공급 시스템(CMS)을 통해 공급될 수 있습니다.
⑤ ESD 与交叉污染<br>ESD 및 교차 오염 관리:고저항 웨이퍼는 정전기 효과와 입자 인력에 더 취약합니다. 따라서 이온화 장치, 접지 및 기타 ESD 제어 조치가 필요합니다. 장비, 고정 장치 및 소모품은 교차 오염 및 저항률 드리프트를 방지하기 위해 서로 다른 도핑 사양 간에 분리되어야 합니다.
![]()
결론
SOI 웨이퍼는 전형적인 예입니다.“재료로서의 장치”여기서 나노미터 수준의 두께 제어가 가능한 실리콘 박막은 다운스트림 반도체 장치의 성능 한계에 직접적인 영향을 미칩니다.
에서RCA 청소고도로 제어되고 오염 없는 시작 표면을 확립하는 ,수소이온 주입, 분할 레이어를 정확하게 정의하고 마지막으로CMP(화학적 기계적 연마)그리고희생적인 산화매우 매끄럽고 결함이 적은 표면을 만드는 , 모든 단계는 재료, 장비 및 계측 기술의 정확한 통합을 나타냅니다.
다음과 같은 애플리케이션으로는FD-SOI, RF 프런트 엔드 장치, 실리콘 포토닉스 및 고전압 전력 장치계속 발전함에 따라 SOI 웨이퍼 제조는 점점 더 엄격한 요구 사항에 직면해 있습니다.소자층 두께 제어, BOX 성능, 표면 품질, 결함 관리, SOI 기술을 더욱 높은 정밀도, 낮은 결함 수준 및 향상된 신뢰성으로 추진합니다.
관련 제품
![]()
IC 실리콘 웨이퍼 SSP/DSP 표면 마감 <30/Cm2 입자 1~10ohm 저항력
![]()
8인치 SiC 웨이퍼 실리콘 카바이드 웨이퍼 프라임 더미 연구 등급 500um 350 Um