제품 상세정보
원래 장소: 중국
브랜드 이름: zmsh
모델 번호: SiC 에피택시 웨이퍼
지불 및 배송 조건
배달 시간: 2-4 주
지불 조건: T/T
성장법: |
CVD(화학기상증착법) |
기판 두께: |
350~500um |
에피택셜층의 두께: |
2.5~120um |
밀도: |
2.329g/cm3 |
크기: |
2인치 3인치 4인치 6인치 |
기판 형태: |
4H-N,4H-반,6H-N,6H-반 |
성장법: |
CVD(화학기상증착법) |
기판 두께: |
350~500um |
에피택셜층의 두께: |
2.5~120um |
밀도: |
2.329g/cm3 |
크기: |
2인치 3인치 4인치 6인치 |
기판 형태: |
4H-N,4H-반,6H-N,6H-반 |
SiC 에피타시 웨이퍼: SiC 에피타시 기판에 자라는 에피타시 계층을 가진 단일 결정의 실리콘 탄화물 웨이퍼입니다.그들은 다양한 전자 및 광 전자 장치의 주요 빌딩 블록으로 사용됩니다.일반적으로 SiC Epitaxy 기판 물질을 사용합니다. SiC는 뛰어난 열전도, 높은 분해 전압 및 화학적 관성으로 넓은 대역 간격 반도체입니다.
SiC Epitaxy 웨이퍼는 몇 나노미터에서 몇 미크로미터까지의 다양한 부피층 두께를 가질 수 있습니다.SiC 에피타시 웨이퍼"두께는 특정 장치 요구 사항과 원하는 재료 특성에 맞게 조정 할 수 있습니다. 그리고 SiC Epitaxy 웨이퍼는 4H-SiC, 6H-SiC 또는 3C-SiC와 같은 다양한 결정 지향에 성장 할 수 있습니다.결정 방향의 선택은 원하는 장치의 특성 및 성능에 달려 있습니다.
SiC Epitaxy 웨이퍼에 에피타시얼 계층은 원하는 전기적 특성을 달성하기 위해 특정 불순물로 도핑 될 수 있습니다. 이것은 p 타입, n 타입,또는 반 단열성 부피층.실리콘 카바이드 대각색 웨이퍼는 일반적으로 고품질의 표면 완성도를 가지고 있으며 경과도 낮고 결함 밀도도 낮습니다.이것은 좋은 결정 품질을 보장하고 후속 장치 처리 단계를 촉진.SiC 에피타시 웨이퍼는 2인치, 3인치, 4인치 또는 더 큰 다양한 지름으로 제공됩니다. 더 큰 웨이퍼 크기는 더 높은 장치 통합과 향상된 제조 효율성을 가능하게합니다.
에피 시시 웨이퍼
의시크로산 (SiC) 에피타크시성장 과정은 고품질의 결정층이 실리콘 카바이드 기판에 통제된 퇴적을 가능하게 합니다.향상된 성능과 신뢰성을 가진 첨단 반도체 장치의 개발을 가능하게 하는.
기호 |
시크로산 (SiC) 에피타크시웨이퍼 |
원자 번호 |
14 |
원자 중량 |
28.09 |
원소 분류 |
금속화물 |
성장 방법 |
CVD(화학적 증기 퇴적) |
결정 구조 |
다이아몬드 |
색상 |
어두운 회색 |
녹는점 |
1414°C, 1687.15 K |
크기 |
2인치 3인치 4인치 등등 |
밀도 |
2.329g/cm3 |
내재 저항성 |
3.2E5 Ω-cm |
기판 두께 |
350~500m |
기판 종류 |
4H-N,4H-Semi,6H-N,6H-Semi |
시크로산 (SiC) 에피타크시웨이퍼는 일반적으로 화학 증기 퇴적 (CVD) 방법을 사용하여 재배됩니다. 다음은 실리콘 카비드 에피택시 웨이퍼의 성장 과정의 일반적인 설명입니다.
준비: 첫째,시크로산 (SiC) 에피타크시일반적으로 단일 결정의 실리콘 카바이드 기판을 준비합니다.시크로산 (SiC) 에피타크시기판은 좋은 결정 질과 인터페이스 결합을 보장하기 위해 표면 처리 및 청소를 받습니다.
반응 조건: 원자로 내 온도, 대기 압력 및 가스 흐름 속도는 성장하고자 하는 부피층의 원하는 종류와 특성에 따라 제어됩니다.이러한 조건은 성장률에 영향을 미칩니다., 크리스탈 품질, 에피타칼 층의 도핑 농도
대피층 성장: 통제 된 반응 조건 하에서 전초 물질은 분해되어 표면에 새로운 결정 층을 형성합니다.SiC시상식이 층들은 점차적으로 퇴적되고 축적되어 원하는 대피층을 형성합니다.
성장 제어: 반응 조건과 성장 시간을 조정하여 대각층의 두께와 결정 품질을 제어 할 수 있습니다.복합 구조 또는 다층 부피 구조를 만들기 위해 여러 성장 주기를 수행 할 수 있습니다..
SiC에피택시 웨이퍼:
- 네Si 에피타시얼 웨이퍼:
- 네요약하자면, epi SiC 물은 주로 고온, 고전력 및 고주파 애플리케이션에 사용됩니다. epi Si 칩은 실내 온도 및 저전력 애플리케이션에 더 적합합니다.특히 집적 회로 및 마이크로 프로세서 제조.
CVD 성장 방법의 경우 SiC 대각지대 웨이퍼를 위해.CVD는 아래에서 위로 얇은 필름을 키우기 위해 일반적으로 사용되는 기술입니다CVD 성장 과정은 반응 챔버에 선택 된 전초 물질을 도입하는 것을 포함합니다.그들은 기판 표면에 반응 물질과 상호 작용하여 화학 반응으로 필름을 퇴적합니다..
CVD 성장 방법은 SiC 대각선 웨이퍼를 위해 원하는 물질 특성 및 구조를 가진 SiC 필름을 제조 할 수 있습니다. 이러한 필름은 반도체,전력전자성장 조건을 조정하고 성장 과정을 제어함으로써 두께, 결정 품질,불순물 포함, 그리고 SiC 필름의 인터페이스 특성을 다양한 응용 프로그램의 요구 사항을 충족시키기 위해.
Tags: