반도체 소자가 점점 더 얇은 웨이퍼, 더 취약한 구조, 더 높은 집적도로 발전함에 따라 기존 웨이퍼 절단 기술은 점점 더 많은 도전에 직면하고 있습니다. MEMS 장치, 메모리 칩, 전력 반도체 및 초박형 패키지는 더 높은 칩 강도, 최소한의 오염 및 우수한 수율 안정성을 요구합니다.

Stealth Dicing™ 기술은 웨이퍼 분리에 근본적으로 다른 접근 방식을 도입합니다. 블레이드 절단 또는 표면 레이저 제거와 달리 Stealth Dicing은 내부 레이저 수정 공정을 사용하여 웨이퍼 내에서 제어된 파괴를 시작합니다. 그런 다음 외부 인장 응력을 가하여 웨이퍼를 분리하여 표면 손상, 파편 및 케르프 손실을 제거합니다.

이 건식 비접촉 공정은 수율, 강도, 청결도 및 처리 효율성 측면에서 상당한 이점을 제공하여 차세대 반도체 제조를 위한 핵심 기술이 됩니다.

1. 기존 웨이퍼 절단 방법의 한계

1.1 블레이드 절단

블레이드 절단은 고속 회전하는 다이아몬드 블레이드를 사용하여 웨이퍼를 물리적으로 절단합니다. 업계에서 널리 채택되고 있지만 이 기계적 접근 방식은 몇 가지 고유한 문제를 안고 있습니다.

• 기계적 진동이 장치에 스트레스를 유발합니다.

• 냉각수가 필요하여 오염 위험이 증가합니다.

• 절단 가장자리를 따라 칩핑이 발생합니다.

• 케르프 손실로 인해 사용 가능한 웨이퍼 면적이 줄어듭니다.

• 파편 및 입자가 취약한 구조를 손상시킬 수 있습니다.

• 수율은 가장자리 품질에 의해 제한됩니다.

• 처리 속도는 블레이드 마모에 의해 제한됩니다.

고급 MEMS 장치 또는 초박형 웨이퍼의 경우 이러한 문제는 더욱 중요해집니다.

1.2 제거 레이저 절단

레이저 제거 절단은 레이저 빔을 웨이퍼 표면에 집중시켜 재료를 녹이고 증발시켜 웨이퍼를 분리하는 홈을 형성합니다.

기계적 접촉을 제거하지만 열 효과를 유발합니다.

• 열 영향 구역(HAZ)이 재료 강도를 저하시킵니다.

• 표면 용융이 금속 층을 손상시킬 수 있습니다.

• 흩어진 입자가 장치를 오염시킵니다.

• 추가 보호 코팅 공정이 필요할 수 있습니다.

• 열 응력으로 인해 칩 강도가 감소합니다.

• 처리량은 재료 제거 속도에 의해 제한됩니다.

장치 형상이 더욱 섬세해짐에 따라 표면 기반 제거 방법은 위험이 증가합니다.

2. Stealth Dicing™ 기술의 원리

Stealth Dicing은 완전히 다른 물리적 원리로 작동합니다.표면 재료 제거 대신 내부 수정라고 합니다.

이 공정은 두 가지 주요 단계로 구성됩니다.

1. 레이저 조사 공정(SD 층 형성)

2. 팽창 공정(제어된 분리)

2.1 레이저 조사 공정 – SD 층 형성

웨이퍼 재료를 투과할 수 있는 파장을 가진 레이저 빔이 표면이 아닌 웨이퍼 내부에 초점을 맞춥니다.

초점에서 결정 구조 내부에 수정된 층이 생성됩니다. 이 내부 수정 영역을Stealth Dicing Layer(SD Layer)라고 합니다.

.

• 주요 특징:

• 표면 제거 없음

• 재료 제거 없음

• 내부 미세 균열 시작

계획된 절단선을 따라 제어된 균열 전파

균열은 SD 층에서 상부 및 하부 표면 모두로 확장됩니다. 레이저를 의도한 절단 경로를 따라 스캔하면 연속적인 내부 파괴면이 형성됩니다.

두꺼운 웨이퍼 또는 MEMS 장치의 경우 두께 방향으로 여러 개의 SD 층을 생성하여 완전한 분리 제어를 보장할 수 있습니다.

2.2 네 가지 SD 층 모드

완전 분리

이러한 모드를 선택하고 결합함으로써 다양한 반도체 구조에 대한 최적의 처리 조건을 달성할 수 있습니다.

2.3 팽창 공정 – 응력 유발 분리

SD 층 형성 후 웨이퍼를 팽창 테이프에 부착합니다. 테이프를 방사형으로 바깥쪽으로 늘립니다.

가해진 인장 응력으로 인해 내부 균열이 자연스럽게 웨이퍼 표면으로 확장되어 개별 칩이 분리됩니다.

재료 제거가 아닌 제어된 균열 전파를 통해 분리가 이루어집니다.

• 이는 여러 가지 이점을 제공합니다.

• 장치에 기계적 충격 없음

• 열 응력 없음

• 칩핑 없음

• 파편 생성 없음

케르프 손실 없음

3. Stealth Dicing™의 기술적 이점

Stealth Dicing은 블레이드 및 제거 절단의 문제를 근본적으로 해결합니다.

3.1 완전 건식 공정

• 블레이드 절단과 달리 냉각수가 필요하지 않습니다. 이는 다음을 제거합니다.

• 물 오염

• 입자 재침착

• 건조 공정

2차 세척 단계

이 공정은 깨끗하고 환경 친화적입니다.

3.2 케르프 손실 없음

전통적인 절단은 절단 거리를 만들기 위해 재료를 제거합니다. 이는 사용 가능한 웨이퍼 면적을 줄입니다.

• Stealth Dicing은 재료를 제거하지 않고 내부 파괴면을 형성하므로 다음을 의미합니다.

• 최대 웨이퍼 활용

• 웨이퍼당 더 많은 칩 수

비용 효율성 향상

3.3 칩핑 없음 및 HAZ 없음

• 표면 연삭 또는 용융이 없기 때문에:

• 가장자리 칩핑 없음

• 열 영향 구역 없음

• 강도 저하 없음

우수한 굽힘 강도

이는 50 μm 미만의 초박형 웨이퍼에 특히 중요합니다.

3.4 더 높은 칩 수율

• 파편, 응력 및 열 손상을 제거함으로써:

• 장치 신뢰성 향상

• 수율 증가

• 취약한 MEMS 막 구조가 그대로 유지됨

금속 및 보호 필름에 영향을 미치지 않음

3.5 처리량 향상

레이저 빔 조정기(LBA)와 같은 고급 광학 시스템은 빔 성형 및 처리량을 향상시킵니다.

또한 SDBG(Stealth Dicing Before Grinding)는 박막화 전에 SD 층을 형성하여 초박형 장치 처리를 가능하게 합니다.

이러한 발전은 대량 생산의 생산성을 크게 향상시킵니다.

이상적

5. 응용 분야

• Stealth Dicing은 다음 분야에서 널리 사용됩니다.

• 취약한 막 구조를 가진 MEMS 센서

• NAND 및 DRAM 메모리 장치

• 전력 반도체 장치

• CMOS 로직 장치

• 광학 장치

• 금속 또는 보호 필름이 있는 웨이퍼초박형 패키지(

<50 μm)

이 기술은 특히 고가치 및 구조적으로 민감한 장치에 유리합니다.

6. 산업 동향 및 미래 전망

• 반도체 제조가 다음을 향해 나아감에 따라:

• 고급 패키징

• 칩렛 아키텍처

• 고밀도 집적

• 초박형 다이 스태킹

광대역 갭 재료(SiC, GaN)

손상 없는 웨이퍼 분리가 점점 더 중요해지고 있습니다.

Stealth Dicing은 차세대 반도체 공정에서 핵심 기술로 자리매김하고 있습니다.

건식 공정 특성은 물 사용량과 폐기물 발생량을 줄여 환경적으로 책임 있는 제조 이니셔티브를 지원합니다.

결론

Stealth Dicing™은 웨이퍼 분리 기술의 패러다임 전환을 나타냅니다.

기계적 절단 및 표면 제거를 내부 레이저 수정 및 응력 제어 파괴로 대체함으로써 칩핑, 파편, 열 손상 및 케르프 손실을 제거합니다.

• 결과는 다음과 같습니다.

• 더 높은 칩 강도

• 개선된 수율

• 더 깨끗한 처리

• 초박형 및 취약한 장치에 대한 더 나은 적합성

향상된 제조 효율성