실리콘 카바이드 (SiC) 는 세 번째 세대의 전력 전자제품의 초석 재료로 등장했습니다.그리고 고주파 조건그러나 실리콘 기반 기술과 달리 SiC의 주요 기술 장벽은 장치 설계에만 있지 않습니다.그러나 단일 결정 성장 및 기판 준비에서 대각선 퇴적 및 프론트 엔드 장치 처리까지 제조 체인 상류에 깊이 자리 잡고 있습니다..
이 문서에서는 SiC 제조의 프로세스 중심의 산업 지도를 제시하고, SiC의 변환을 결정에서 기능 장치 층으로 체계적으로 추적합니다.각 중요한 프로세스 단계와 그 근본적인 물리적 제약들을 조사함으로써이 논문은 왜 재료 및 공정 통제가 SiC 기술 경쟁력의 결정적인 요소로 남아있는지에 대한 통합적인 관점을 제공합니다.

1왜 실리콘 탄화물은 그 프로세스 체인을 통해 이해되어야 하는가

실리콘 시대에는 기판이 대체로 표준화 된 상품이며 장치 성능은 주로 회로 건축과 리토그래피에 의해 주도됩니다.SiC 기술은 근본적으로 재료에 제한되어 있습니다..

SiC를 매력적으로 만드는 것과 같은 본질적인 특성입니다

• 넓은 대역 간격 (~ 3.26 eV),

• 고열전도 (~490 W/m·K) 및

• 높은 비판 전기장 (~ 3 MV/cm),

또한 극한의 제조 제한을 부과합니다.

• 초고 성장 온도,

• 강한 열 및 기계적 스트레스,

• 제한된 결함 제거 메커니즘

그 결과, SiC 장치의 거의 모든 전기 매개 변수는 결정 성장과 기판 처리 과정에서 결정된 결정으로 거슬러 올라갈 수 있습니다. 따라서 SiC를 이해하는 것은 전체적인,장치만 보는 관점보다는 프로세스 지향적인 관점.

2단일 결정 성장: 모든 후속 제한의 기원

2.1 PVT 성장 및 결함 형성

대부분의 상업용 SiC 단일 결정은물리적 증기 운송 (PVT)이 조건 하 에서 증기 위상 질량 운반 및 급진 한 열 경사가 결정 형성에 지배 합니다.

이 단계에서 도입되는 일반적인 결정학적 결함에는 다음이 포함됩니다.

• 마이크로 파이프,

• 기초 평면 부진 (BPDs)

• 힌트 스퀴와 가장자리 부착 (TSD/TED)

이 결함들은 구조적으로 안정적 그리고 하류 처리로 제거될 수 없습니다. 대신, 그들은 썰기, 닦기, 껍질 깎기, 그리고 궁극적으로 장치 활성 영역으로 퍼집니다.

SiC 제조에서 결함은 하류에서 생성되지 않습니다. 그들은 상속됩니다.

2.2 다형 제어 및 축 외 방향

다양한 SiC 폴리 타입 중4H-SiC전기장 강도와 우수한 전자 이동성으로 인해 전력 장치의 산업 표준이되었습니다.
비축 기판 지향은 단계적 흐름의 대동성 성장을 촉진하고 다형의 불안정을 억제하기 위해 의도적으로 도입됩니다.

이 단계에서는, 크리스탈 재배자는 효과적으로 정의합니다:

• 부근성장 행동,

• 표면 단계 형태

• 변동 진화 경로

3기판 가공: 극히 단단한 재료에 대한 엔지니어링 기하학

3.1 지름 깎기 및 형성

웨이퍼화하기 전에 자란 볼은 정확한 지름, 원형성 및 축적 정렬을 달성하기 위해 깎아집니다. 이 단계는 대용량 크리스탈에서 웨이퍼 규모 제조로의 전환을 표시합니다.

3.2 웨이퍼 분리: 와이어 시어링 대 레이저 분할

선택된 썰기 방법은 직접적으로 영향을 미칩니다.

• 잔류 스트레스 분포

• 전체 물자 제거 예산

• CMP 프로세스 효율성

3.3 희석 및 엣지 캄퍼링

SiC 웨이퍼는 부서지기 쉽기 때문에 부서지기 쉽다. 희석 작업은 워크와 전체 두께 변동 (TTV) 을 도입합니다.가장자리 캄퍼링은 화장품 과정이 아닌 중요한 신뢰성 증진으로 사용됩니다..

적절한 엣지 엔지니어링:

• 균열 발생을 억제합니다.

• 처리 성능을 향상시킵니다.

• 에피타크시와 고온 가공 중에 웨이퍼를 안정시킵니다.

3.4 양면 롤링 및 CMP: 원자 수준 표면 제어

SiC 요구에 대한 대두성장:

• 표면 거칠성 (sub-nanometer)

• 지표층의 손상이 최소화됩니다.

• 잘 정리된 원자 단계 구조입니다.

SiC를 위한 화학 기계 뽀록 (CMP) 은 근본적으로 가장 단단한 반도체 재료 중 하나에 대한 화학 기계적 타협입니다.이 단계에 남아있는 잔류 손상은 나중에 비 균일한 부피 성장 또는 지역 전기 장애로 나타날 것입니다..

4검사 및 청소: 에피타크시에 대한 기판 준비

유방에 침착하기 전에 웨이퍼는 철저한 검사와 청소를 받습니다.

• 부도, 워크, 평면 측정,

• 표면 결함 지도

• 금속 및 유기 오염 제거

이 단계는 재료 공학과 장치 제조 사이의 경계를 나타냅니다. 물리적 불완전함이 수익 위험으로 변환되기 시작합니다.

5부피 성장: 기판을 기능적인 층으로 변환

5.1 CVD 에피택시 기본

SiC 부피 검사는 일반적으로 화학 증기 퇴적 (CVD) 을 사용하여 다음과 같은 엄격한 통제를 통해 수행됩니다.

• 성장률

• 도핑 농도와 균일성

• 두께 조절

• 결함 복제 행동

실리콘과 달리, SiC의 엽수학은 기질 결함을 치료하지 않습니다. 그것은 단지 그들이 얼마나 충실히 재생산되는지를 결정합니다.

5.2 원자로 아키텍처 및 프로세스 타협

원자로의 선택은 일률성, 생산성, 장기적인 공정 안정성 사이의 시스템 수준의 타협을 반영합니다.

6에피택시 후 측정: 첫 번째 장치 관련 필터

유상검사를 거친 후, 웨이퍼는 다음과 같이 평가됩니다.

• 부피 두께,

• 도핑 균일성,

• 표면 및 구조적 결함 (BPD, 당근 결함).

이 시점에서, 재료의 불완전성은 기기 성능 예측으로 양적으로 변환됩니다.

7프론트엔드 장치 처리: 재료 품질을 전기 성능으로 변환

7.1 이온 이식 및 고온 활성화

SiC에 이온을 심는 것은 도판트 활성화를 달성하기 위해 1600 °C 이상의 포스트 임플란테이션 앙화가 필요합니다. 실리콘에 비해 활성화 효율이 낮고 격자 복구가 더 어렵습니다.열 예산 관리를 중요하게 만드는.

7.2 발열 및 고온 산화

• 건조석재는 연결과 끝 구조를 정의합니다.

• 열 산화로 SiO2 게이트 다이렉트릭을 형성합니다.

SiO2/SiC 인터페이스 품질은 다음과 같이 직접적으로 영향을 미칩니다.

• 채널 이동성

• 임계전압 안정성

• 장시간 기기 신뢰성

7.3 뒷면 공학 및 금속화

뒷면 희석은 전도 손실을 줄이고, 금속화는 오름 또는 쇼트키 접촉을 설정합니다.레이저 반열 은 접촉 저항 과 스트레스 분포 를 지역적 으로 최적화 하기 위해 종종 사용 된다.

8결론: SiC 경쟁력은 프로세스 제어 문제입니다.

SiC 산업에서:

• 장치의 성능은 재료 품질에 따라 제한됩니다.

• 재료 품질은 프로세스 통합에 의해 조절됩니다.

• 프로세스 통합은 장기적인 제조 규율에 달려 있습니다.

실리콘의 진정한 기술적 이점은 단일한 장비나 매개 변수에 있지 않습니다.하지만 전체 프로세스 체인에서의 제약들을 관리할 수 있는 능력은.

따라서 실리콘 카바이드에 대한 이해는 데이터 시트를 읽는 것이 아니라 모든 단계가 조용히 최종 전류 흐름을 형성하는 완전한 산업 프로세스 지도를 읽어야합니다.