3C-SiC 이종 에피택시 분석

I. 3C-SiC 개발 역사

탄화규소(SiC)의 중요한 다형체인 3C-SiC는 반도체 재료 과학의 발전을 통해 진화해 왔습니다. 1980년대에 Nishino et al.은 화학 기상 증착(CVD)을 통해 실리콘 기판 위에 4 µm 두께의 3C-SiC 박막을 처음으로 구현하여 3C-SiC 박막 기술의 기반을 마련했습니다. 1990년대는 SiC 연구의 황금기로, Cree Research Inc.는 1991년과 1994년에 각각 6H-SiC 및 4H-SiC 칩을 상용화하여 SiC 기반 장치 상용화를 가속화했습니다.

21세기 초, 실리콘 기반 SiC 박막에 대한 국내 연구가 진행되었습니다. Ye Zhizhen et al.은 2002년에 저온 CVD 성장 실리콘 기반 SiC 박막을 개발했으며, An Xia et al.은 2001년에 상온 마그네트론 스퍼터링 SiC 박막을 제작했습니다. 그러나 Si와 SiC 사이의 큰 격자 불일치(~20%)로 인해 3C-SiC 에피층에서 높은 결함 밀도, 특히 이중 위치 경계(DPB)가 발생했습니다. 이를 완화하기 위해 연구자들은 (0001) 방향의 6H-SiC, 15R-SiC 또는 4H-SiC 기판을 채택했습니다. 예를 들어, Seki et al.(2012)은 6H-SiC(0001)에서 3C-SiC를 선택적으로 성장시키기 위해 동적 다형성 에피택시 제어를 개척했습니다. 2023년까지 Xun Li et al.은 CVD 매개변수를 최적화하여 4H-SiC 기판에서 14 µm/h 성장 속도로 DPB가 없는 3C-SiC 에피층을 구현했습니다.

II. 결정 구조 및 응용 분야

SiC 다형체 중에서 3C-SiC(β-SiC)는 유일한 입방 다형체입니다. 그 구조는 Si와 C 원자가 1:1 비율로 특징이며, ABC 적층 이중층(C3 표기법)을 갖는 사면체 네트워크를 형성합니다. 주요 장점은 다음과 같습니다.

• 높은 전자 이동도(실온에서 1000 cm²·V⁻¹·S⁻¹)는 4H/6H-SiC보다 우수하여 효율적인 MOSFET을 가능하게 합니다.
• 뛰어난 열 전도율(>350 W/m·K) 및 넓은 밴드갭
• 웨이퍼 크기: 개선된 열 균일성(<1°C 변화)을 통해 4인치에서 8인치 기판으로 전환.광범위한 스펙트럼 투명성

(UV에서 중적외선까지) 및 화학적 불활성

1. 는 광전자 공학 및 가혹한 환경 센서에 이상적입니다.응용 분야는 다음과 같습니다.전력 전자 공학:
2. 낮은 인터페이스 트랩 밀도(예: <5 × 10¹⁰ cm⁻²·eV⁻¹)를 활용하여 게이트 누설을 줄이는 고전압/고주파 MOSFET.
3. 웨이퍼 크기: 개선된 열 균일성(<1°C 변화)을 통해 4인치에서 8인치 기판으로 전환. 실리콘 공정과의 호환성은 나노 규모 장치(예: 공진기, 액추에이터)를 가능하게 합니다.
4. 광전자 공학: 높은 외부 양자 효율(>60%)을 갖는 청색 LED 및 광 검출기.

양자 기술:

양자 회로에서 초전도 박막(예: MgB₂)의 기판.

그림 1 3C-SiC의 결정 구조

III. 이종 에피택셜 성장 방법

• 3C-SiC 이종 에피택시의 주요 기술:
• 1. 화학 기상 증착(CVD)
• 공정: SiH₄/C₂H₄/H₂ 혼합물은 Si 또는 4H-SiC 기판에서 1300–1500°C에서 분해됩니다.

웨이퍼 크기: 개선된 열 균일성(<1°C 변화)을 통해 4인치에서 8인치 기판으로 전환.

장점: 온도(±0.5°C), 압력(50–80 mbar) 및 가스 비율(C/Si = 0.9–1.2)에 대한 높은 제어성.

• 2. 승화 에피택시(SE)
• 설정: 흑연 도가니에 있는 SiC 분말을 1900–2100°C로 가열합니다. SiC 증기는 더 차가운 기판에 응축됩니다.

장점: 높은 성장 속도(>10 µm/h) 및 원자 규모의 표면 평활화.

웨이퍼 크기: 개선된 열 균일성(<1°C 변화)을 통해 4인치에서 8인치 기판으로 전환.

그림 2 CVD 원리 다이어그램

• 3. 분자선 에피택시(MBE)
• 조건: 초고진공(<10⁻¹⁰ mbar), 전자빔 증착 Si/C 빔을 1200–1350°C에서 사용.

웨이퍼 크기: 개선된 열 균일성(<1°C 변화)을 통해 4인치에서 8인치 기판으로 전환.

<10³ cm⁻²) .

• 4. 하이브리드 접근 방식
• 버퍼층: 이온 주입된 인터페이스를 갖는 4H-SiC/3C-SiC 이종 구조는 DPB를 줄입니다(밀도

<0.3 cm⁻²).

HCl 도핑: 결함을 억제하면서 성장 속도를 향상시킵니다(최대 20 µm/h).

그림 3 SE 방법을 사용한 3C-SiC 에피택셜 성장 개략도

• IV. 과제 및 향후 방향
• 1. 결함 제어:

메커니즘: 격자 불일치(Δa/a ≈ 1.5%) 및 열팽창 이방성은 DPB 및 적층 결함을 유발합니다.

• 솔루션: 변형 보상 초격자 또는 기울기 도핑.2. 확장성:

웨이퍼 크기: 개선된 열 균일성(<1°C 변화)을 통해 4인치에서 8인치 기판으로 전환.

• 3. 장치 통합:

SiC/GaN 하이브리드: 고 이동도(2000 cm²·V⁻¹·S⁻¹) 및 열 발산을 결합한 GaN-on-SiC HEMT용 3C-SiC 버퍼.

• 4. 특성화:

현장 모니터링: 실시간 결함 추적을 위한 라만 분광법.

V. 결론

3C-SiC 이종 에피택시는 실리콘과 광대역갭 반도체 간의 성능 격차를 해소합니다. CVD/MBE 성장 및 결함 완화(예: HCl 보조 CVD)의 발전은 차세대 전력 전자 장치, RF 장치 및 양자 시스템에 대한 확장 가능한 생산을 가능하게 합니다. 향후 연구는 원자 규모의 결함 엔지니어링 및 하이브리드 이종 구조에 초점을 맞춰 초고주파(>100 GHz) 및 극저온 응용 분야를 열 것입니다. ZMSH Advanced Materials는 고성능 전력 전자 장치 및 RF 장치에 맞게 조정된 3C-N형 SiC 기판을 포함하여 포괄적인 탄화규소(SiC) 솔루션을 제공합니다.